一种前端ASIC芯片测试系统的设计与实现

千奕; 苏弘; 孔洁; 董成富; 马晓莉; 李小刚

doi:null

您当前的位置：

首页 >

文章列表页 >

一种前端ASIC芯片测试系统的设计与实现

核电子学与仪器 | 更新时间：2021-03-12

- 一种前端ASIC芯片测试系统的设计与实现
- Design and implement of a test system for front-end ASIC chips
- 核技术 2009年32卷第9期
- 作者机构：
  
  1. 中国科学院近代物理研究所
  2. 中国科学院研究生院
- 作者简介：
- 基金信息：
  
  国家自然科学基金资助（10675153）项目()
- DOI：
  中图分类号： TN492
- 纸质出版日期：2009-09-01
- 稿件说明：
移动端阅览
[1]千奕,苏弘,孔洁,董成富,马晓莉,李小刚.一种前端ASIC芯片测试系统的设计与实现[J].核技术,2009,32(09):701-705.

QIAN Yi1 SU Hong1 KONG Jie1, 2 DONG Chengfu1 MA Xiaoli1 LI Xiaogang1 1. Design and implement of a test system for front-end ASIC chips[J]. Nuclear techniques, 2009, 32(9): 701-705.
[1]千奕,苏弘,孔洁,董成富,马晓莉,李小刚.一种前端ASIC芯片测试系统的设计与实现[J].核技术,2009,32(09):701-705. DOI：

QIAN Yi1 SU Hong1 KONG Jie1, 2 DONG Chengfu1 MA Xiaoli1 LI Xiaogang1 1. Design and implement of a test system for front-end ASIC chips[J]. Nuclear techniques, 2009, 32(9): 701-705. DOI：

摘要

介绍了一种专用集成电路芯片性能测试系统的设计与实现

该芯片适用于构建硅探测器前端读出电子学。描述了测试系统主要硬件电路设计

基于CPLD的快读出控制时序发生模块的实现

利用并口线来模拟I2C总线的方法

系统的调试和主要性能的分析。

Abstract

A test system for front-end ASIC chip that developed for optimum performance with silicon strip detector was presented in this paper.The main circuit

implementation of a fast read-out control pulse generator based on CPLD and the realization of I2C bus using lines in parallel port were introduced.And the debugging and the performance analysis of the testing system were described.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

硅条探测器前端ASIC芯片测试系统电路设计

基于CPLD﹑单片机和网络的固态调制器触发控制

脉冲总剂量效应测试技术及其损伤规律研究

相关机构

中国科学院近代物理研究所

中国科学院近代物理研究所兰州730000 中国科学院研究生院北京

中国科学技术大学国家同步辐射实验室

西北核技术研究所

AI问答

地址：上海市嘉罗公路2019号邮编：201800
联系电话：021-39194977 Email：LHB@sinap.ac.cn
技术支持由北京北大方正电子有限公司提供沪ICP备05005479号-1 京公网安备11010802024621
本系统建议在Chrome、 IE9+ 以上版本浏览器阅读本站内容，360浏览器请切换至极速模式
Cookies帮助我们提供服务并提供个性化体验。使用本网站，即表示您同意我们使用Cookies
总访问量：881187 今日访问量：714

⁰