μ子鉴别器电子学读出系统FPGA配置方法

薛俊东; 梁昊; 陈一新; 刘强; 虞孝麒; 周永钊

doi:null

您当前的位置：

首页 >

文章列表页 >

μ子鉴别器电子学读出系统FPGA配置方法

核电子学与仪器 | 更新时间：2021-03-12

- μ子鉴别器电子学读出系统FPGA配置方法
- FPGA configuration of read out system for muon counter of BESⅢ
- 核技术 2008年第10期
- 作者机构：
  
  中国科学技术大学近代物理系
- 作者简介：
- 基金信息：
  
  国家大科学工程北京正负电子对撞机升级项目（BEPCⅡ）资助()
- DOI：
  中图分类号： TN791
- 纸质出版日期：2008-10-01
- 稿件说明：
移动端阅览
[1]薛俊东,梁昊,陈一新,刘强,虞孝麒,周永钊.μ子鉴别器电子学读出系统FPGA配置方法[J].核技术,2008(10):786-790.

XUE Jundong LIANG Hao CHEN Yixin LIU Qiang YU Xiaoqi ZHOU Yongzhao. FPGA configuration of read out system for muon counter of BESⅢ[J]. Nuclear techniques, 2008, (10): 786-790.
[1]薛俊东,梁昊,陈一新,刘强,虞孝麒,周永钊.μ子鉴别器电子学读出系统FPGA配置方法[J].核技术,2008(10):786-790. DOI：

XUE Jundong LIANG Hao CHEN Yixin LIU Qiang YU Xiaoqi ZHOU Yongzhao. FPGA configuration of read out system for muon counter of BESⅢ[J]. Nuclear techniques, 2008, (10): 786-790. DOI：

摘要

在我们设计的北京谱仪第三代μ子鉴别器电子学读出系统中

一条数据链上连接了16块前端电路板（FEC）

每块板上均放置一片FPGA芯片。通过研究和试验

在Altera公司提供的原PS配置方式的基础上增加LVDS驱动和控制芯片

实现了在30m外同时配置16块FPGA芯片;同时

也实现了利用单片机对FPGA配置芯片做JTAG方式编程

从而解决了所有的配置编程问题。

Abstract

A read out system for muon counter of BESⅢwas developed at USTC.In the system

a data chain connects 16 front-end circuit board （FEC）

with an FPGA on each of the FECs.A method using PS mode to configure 16 FPGA chips from 30 m away by LVDS driving and a control chip

was introduced.Another method using MCU to configure the FPGA device in JTAG mode was also presented.SCM has also realized the use of the FPGA configuration chip JTAG programming methods to solve all kinds of the problem-targeted programming.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

SHINE加速器快联锁系统设计与开发

同步辐射扫描透射X射线显微成像系统振动的闭环控制方法研究

中国散裂中子源自研前端专用芯片CSNS_VASD性能测试

合肥光源飞扫控制系统研制

HEPS快速轨道反馈系统网络拓扑结构的设计与实现