浏览全部资源
扫码关注微信
中国科学技术大学近代物理系
纸质出版日期:2008-09-01
移动端阅览
[1]陈一新,梁昊,薛俊东,刘强,刘宝莹,周雷,虞孝麒,周永钊.基于FPGA的μ子鉴别器读出系统前端电路[J].核技术,2008(09):711-714.
CHEN Yixin LIANG Hao XUE Jundong LIU Qiang LIU Baoying ZHOU Lei YU Xiaoqi ZHOU Yongzhao. Front-end card of muon counter using FPGA chips[J]. Nuclear techniques, 2008, (9): 711-714.
[1]陈一新,梁昊,薛俊东,刘强,刘宝莹,周雷,虞孝麒,周永钊.基于FPGA的μ子鉴别器读出系统前端电路[J].核技术,2008(09):711-714. DOI:
CHEN Yixin LIANG Hao XUE Jundong LIU Qiang LIU Baoying ZHOU Lei YU Xiaoqi ZHOU Yongzhao. Front-end card of muon counter using FPGA chips[J]. Nuclear techniques, 2008, (9): 711-714. DOI:
介绍了北京谱仪第三代工程(BESIII)中的μ子鉴别器读出系统的前端电路设计
包括系统的结构、各部件的基本功能和工作原理、触发选通逻辑的设计和系统防干扰等关键问题的设计思路和实现方法
以及采用FPGA的实现过程。经过系统检测
前端电路及其组成的数据链全部实现了预期的设计目标。
Development of front-end card of muon counter for the BES III (Beijing Spectrometer III) project is presented in this paper. The system structure
functions of the components
strobe logic design
anti-jamming and realization with FPGA are introduced. The front-end card and data-chain worked perfectly under the given conditions
and the design goals were achieved.
0
浏览量
22
下载量
CSCD
关联资源
相关文章
相关作者
相关机构