基于VME总线的高精度信号发生器的设计

张艳丽; 安琪; 刘树斌; 王砚方

doi:null

您当前的位置：

首页 >

文章列表页 >

基于VME总线的高精度信号发生器的设计

更新时间：2021-03-12

- 基于VME总线的高精度信号发生器的设计
- A design of high accurate signal generator based on VME
- 核技术 2004年第9期
- 作者机构：
  
  1. 中国科学技术大学近代物理系快电子学实验室
  2. 中国科学技术大学近代物理系快电子学实验室,合肥,230026
- 作者简介：
- 基金信息：
- DOI：
  中图分类号： TN492
- 纸质出版日期：2004-09-01
- 稿件说明：
移动端阅览
[1]张艳丽,安琪,刘树斌,王砚方.基于VME总线的高精度信号发生器的设计[J].核技术,2004(09):705-709.

ZHANG Yanli AN Qi LIU Shubin WANG Yanfang. A design of high accurate signal generator based on VME[J]. Nuclear techniques, 2004, (9): 705-709.
[1]张艳丽,安琪,刘树斌,王砚方.基于VME总线的高精度信号发生器的设计[J].核技术,2004(09):705-709. DOI：

ZHANG Yanli AN Qi LIU Shubin WANG Yanfang. A design of high accurate signal generator based on VME[J]. Nuclear techniques, 2004, (9): 705-709. DOI：

摘要

北京谱仪（BESIII）的飞行时间读出电子学（TOF）对于时间信号的测量具有非常高的要求

需要对TOF时间测量电路进行严格的测试。本文介绍了用于该测试的高精度信号发生器的实现方案

该电路能够产生抖动（Jitter）小于23.623ps的脉冲信号和抖动小于12.265ps的40.000MHz时钟信号。同时

对设计中使用的关键性技术?高速高精度时钟电路和脉冲产生电路的设计进行了分析。

Abstract

The measurement of time signals in flight time readout (TOF) electronics of the third modification project of Beijing Spectrometer (BESIII) is very difficult according to the very high-resolution request

so we need to strictly test the design of the circuit for time measurement. This paper introduces the design of a high accurate signal generator circuit for this testing

which can generate pulse signal with the jitter less than 23.623 ps and clock signal with the jitter less than 12.265 ps. And two pivotal technologies

i.e. the designs of high-speed

high-resolution clock circuits and pulse generator circuits are discussed in this paper too.

关键词

Keywords

references

浏览量

下载量

CSCD

文章被引用时，请邮件提醒。

提交

工具集

关联资源

时间触发系统用PMT性能测试研究

WinXP环境中通用VME系统数据获取研究

BES-Ⅲ TOF子触发系统中高速数据传输的实现

800MeV电子储存环VME总线ramping板的研制